将网表提取后得到的平面化网表转化为平面化电路图并进行整理，可反映芯片原始设计的模块功能和设计理念，以加快工程师对提取电路的理解。
　　龙芯科技提供的电路整理能够在平面化电路图中进行模块的识别分析，形成更高层次的子电路。平面化电路图在逐渐简化过程中，形成一定的层次化结构。整理后的电路图称为层次化电路图。逻辑功能分析器软件Hierux Designer可以自动维护连接关系的一致性，方便的跟踪功能可以更好的查看线网的连接关系，帮助工程师非常方便的进行电路整理
 
● 模拟电路整理
　　借助强大的逻辑功能分析器软件Hierux Designer，模拟电路整理团队提供高效的服务，大大缩短产品的设计周期。分析项目类型已涵盖了模拟电路设计的众多领域，包括电源管理，数据转换器，射频芯片等。